×

تصميم RTL باستخدام Verilog HDL

توصيف البرنامج: 

تعلن كلية الهندسة بجامعة الملك خالد عن إقامة دورة التدريبية للخريجين بعنوان (تصميم RTL باستخدام Verilog HDL )

يقدمها : Dr.Neeraj Kumar &  Eng.Mohammed Abdul maqeet 

أيام الاثنين والاربعاء والخميس ٧-٩-١٠/ ٧/ ١٤٤١هـ

من الساعة  15:00 إلى الساعة 17:00

معمل الهندسة الكهربائية L2205

تاريخ وموعد البرنامج : 
Wednesday, March 4, 2020 - 15:00